Sommaire Précédent Suivant

Architecture

1. Architecture générale

Le microprocesseur proprement dit est structuré en quatres modules :

• Le module SEQ, qui lit séquentiellement une instruction par cycle en mémoire ou saute à une adresse qui lui est fournie comme entrée. Il possède aussi des entrées enable et reset qui permette de suspendre la lecture ou de recommencer à l'adresse 0h. Ce device est connecté au décodeur des instructions et au bus mémoire.
• Le module ALU. Comme son nom l'indique, c'est le device qui effectue les opérations arithmétiques et logiques. connecté au décodeur des instructions, il sert aussi au calcul des adresses de saut.
• Le module REG : ce sont les 32 registres du microprocesseur. Il est connecté au device DECODE
• Le module DECODE : c'est lui qui décode les instructions et connecte entres elles les différentes entrées sorties des autres devices. Il est bien sûr connecté au bus mémoire.

A ceci viens s'ajouter le bus mémoire qui gère aussi les entrées/sorties.

Schema général

2. Les difficultés rencontrées

Adressage virtuel
On a vu précédemment que toutes les instructions prenaient la mê place en mémoire : 2 mots mémoire, or le micro, qui a le droit de lire les instructions avec read ne voie voit que des mots mémoire de 16 bits. Il faudrait donc 2 cycle pour lire chaque instruction. Ce qui est génant car toutes les opérations de l'ALU s'effectuent en 1 cycle. On a donc recours un bus de donnée et d'adresses virtuel pour les opérations read et write, tandis que le module SEQ lit sur un bus de donnés de 32 bits ( 15 bits d'adresses) une instruction par cycle.

Accès à la mémoire
Le choix étant fait que la mémoire de code est aussi la mémoire de données, il se pose le problème de l'accès à la mémoire : comme SEQ lit à chaque cycle dans la mémoire, il faut nécessairement interrompre cette lecture lors d'une instruction read ( et pour rendre les choses homogènes, on le fait aussi pour write ). Dans le cas des instruction de lecture/écriture, on utilise donc deux cycles du processeur : pendant le premier cycle, on lit l'instruction et on calcule l'adresse mémoire où lire ou écrire les données, pendant le second cycle, on lit/écrit à l'adresse calculée et SEQ ne lit pas l'instruction suivante.

3. Un log de la compilation

Sommaire Précédent Suivant